ラズパイのI2S出力信号...

2019/12/1

某掲示板のやり取りを読んで？？になったので整理してみるが

正しいかどうかは保証の限りでは無い(笑)

yoさんのI2Sの世界第二幕(1)〜(4)を最初から真面目に読んでみたが

yoさんは上手くMCLKの説明を省いている(笑)

説明分とクロックタイミングを表す図から

BCLK：信号の1ビット分の時間を決める。

LRCK：ステレオ右左2チャンネル分の時間を示すクロック

MCLK：全体の時間を決めるクロック(各信号の区切り時間を決めるためのクロック)

DATA：アナログ信号をデジタルデータに変換した信号で信号の強度を一定周期で標本化(サンプリングしたもの)

　　　 ※pulse code modulation

※論理回路ではメインクロック信号の立ち上がり立ち下がりで特定のDATAの読み込みや出力が行われる様になっている。
　各ブロックで勝手に作業を行うと信号の受け渡しが失敗してしまうからである。

どこかの掲示板で読んだのだがラズパイはI2S信号を出力するためにフル回転で計算しているとか...

そうか！基本クロックの何個目かを常に確認して読み込んで

何個目かに出力してみたいな作業をこなしているのかとイメージ出来る。職場の壁にかかっている時計のイメージ(笑)

こんな感じだと思われる...

ラズパイのMCLK信号がない話が絡むと説明が厄介になってしまうが

ラズパイからはMCLKという形では出力されないが内部PLLを基準として残り3つの信号が出力されている様だ。

たぶん(笑)MCLKが無い状態の出力であってもアナログ信号へ変換が可能だと思う。

ただそれだと変換精度が出ないからオーディオとしては所謂良い音は出てこない。
アナログ信号へ変換される過程の何処かで精度の高いMCLK信号のタイミングにより

交通整理というか打ち直しを行わないとAudioとしては面白くないかも(笑)

— posted by くま at 11:19 am